1
Lehrbrief 12 / Re: Frage 6 Ausgstand 2.1
« am: Januar 22, 2008, 10:47:41 »
danke ich meinte das die pakete dann immer in einen günstigen fifo passen ... aber es hat mir auf jedenfall nochmal geholfen den text zu lesen *g*
Hard- and Software Community since 2005
Neuigkeiten:
Beiträge anzeigen
Diese Sektion erlaubt es ihnen alle Beiträge dieses Mitglieds zu sehen. Beachten sie, dass sie nur solche Beiträge sehen können, zu denen sie auch Zugriffsrechte haben.
2
Lehrbrief 12 / Re: Lehrbrief 12 Frage 3 und 10 Ausgabestand 2.1
« am: Januar 19, 2008, 14:32:33 »
danke ich dachte die festwerte ist "muss der BUS in einem definierten Zustand gehalten werden"
3
Lehrbrief 12 / Re: Lehrbrief 12 Frage 3 und 10 Ausgabestand 2.1
« am: Januar 16, 2008, 13:44:16 »
zu Frage 10
ich habe den Park Master so verstanden
Damit der ruhende Bus nicht einem unkontrollierten zufälligen Zustand ist und die angeschlossenen Einrichtungen nicht falsch angesteuert werden muss der BUS in einem definierten Zustand gehalten werden. (High oder Low) Nehmen wir als Beispiel PCI: Hier muss eine angeschlossene Einrichtung (die zuletzt die Busherrschaft hatte) als sog. Parkmaster wirksam werden bis eine andere Einrichtung wieder die Busherrschaft verlangt.
ich habe den Park Master so verstanden
Damit der ruhende Bus nicht einem unkontrollierten zufälligen Zustand ist und die angeschlossenen Einrichtungen nicht falsch angesteuert werden muss der BUS in einem definierten Zustand gehalten werden. (High oder Low) Nehmen wir als Beispiel PCI: Hier muss eine angeschlossene Einrichtung (die zuletzt die Busherrschaft hatte) als sog. Parkmaster wirksam werden bis eine andere Einrichtung wieder die Busherrschaft verlangt.
4
Lehrbrief 12 / Re: Frage 6 Ausgstand 2.1
« am: Januar 16, 2008, 13:20:44 »
danke 4 die antworten ich habe den titel des threads auf Aufgabe 6 editiert denn 5 war hier auf jedenfall falsch!
zu Wolli
- Lange Bursts blockieren andere.....,damit haben andere Einrichtungen ......Latenz.....
- Pakete sind vergleichsweise k.....und passen in kostengünstige FI.....
- die Länge der Pakete ist bekannt, so ergeben sich............diese Statemachines können mit höchsten Ta........betrieben werden.
---------------------------------------
das erste habe ich im heft mit hilfe gefunden
das pakete klein sind und deshalb ggf in kostengünstige fifos passen (S.87) hab ich auch gelesen , aber
wieso ist den die länge der Pakete bekannt? das kann man machen muss aber nicht sein oder ?
hab ich es nicht gefunden?
zu Wolli
- Lange Bursts blockieren andere.....,damit haben andere Einrichtungen ......Latenz.....
- Pakete sind vergleichsweise k.....und passen in kostengünstige FI.....
- die Länge der Pakete ist bekannt, so ergeben sich............diese Statemachines können mit höchsten Ta........betrieben werden.
---------------------------------------
das erste habe ich im heft mit hilfe gefunden
das pakete klein sind und deshalb ggf in kostengünstige fifos passen (S.87) hab ich auch gelesen , aberwieso ist den die länge der Pakete bekannt? das kann man machen muss aber nicht sein oder ?
hab ich es nicht gefunden?
5
Lehrbrief 12 / Frage 6 Ausgstand 2.1
« am: Januar 14, 2008, 14:03:27 »
Aus Darstellung von Datenpaketen erstehen wir auf den ersten Blick, daß sie einen gewissen Overhead haben (vgl. u.a. Abb. A3.24). Nennen Sie wenigstens einen Grund dafür, daß man bei modernen Bussystemen und Intrerfaces die Paketorientierung bevorzugt, anstatt die Daten gleichsam am Stück hintereinander weg - also ohne Overhead - mit Burstzugriffen zu übertragen.
hat das mit der Taktrückgewinnung, zur synchronisation , fehlererkennung was zu tun? siehe seite 77 unten? & 78 hinweis
hat das mit der Taktrückgewinnung, zur synchronisation , fehlererkennung was zu tun? siehe seite 77 unten? & 78 hinweis
7
Lehrbrief 12 / Re: Lb 12 Frage 2
« am: Januar 10, 2008, 22:44:56 »
das 1 2 3 4 muss in der zeichnung bleiben ? ok 
vielen dank
vielen dank
8
Lehrbrief 12 / Stand 2.1 Frage 4
« am: Januar 09, 2008, 12:13:15 »
Welche Auslegung ist sinnvoller, wenn ein Bussystem für extreme Datenraten entwickelt werden soll: die voll asynchrone Betriebsweise oder der Betrieb mit Bustakt bzw. innerhalb fest definierter Zeitraster?
Bin ich hier richtig abgebogen?
Legt man die Busschnittstelle für einen gemeinsamen Bustakt aus, so hat man es nur mit grundsätzlich synchronen Signalspielen zu tun, die Eintaktierung mit Zeitverlust (min eine halbe Taktperiode - bei Vermeidung von metastabilen Zuständen sogar +1 Taktperiode) bei asynchroner Betriebsweise entfällt und das Warten auf die Rückmeldungen (Quittungssignale) fällt weg.
Bin ich hier richtig abgebogen?
Legt man die Busschnittstelle für einen gemeinsamen Bustakt aus, so hat man es nur mit grundsätzlich synchronen Signalspielen zu tun, die Eintaktierung mit Zeitverlust (min eine halbe Taktperiode - bei Vermeidung von metastabilen Zuständen sogar +1 Taktperiode) bei asynchroner Betriebsweise entfällt und das Warten auf die Rückmeldungen (Quittungssignale) fällt weg.
9
Lehrbrief 12 / Re: Lb 12 Frage 2
« am: Januar 09, 2008, 07:41:31 »
das vereinfachte verfahren? wenn du damit Teilweise Verriegelung meinst dann ist das doch nicht gefragt oder?
ich hätte jetzt folgendes angegeben:
Mit dem Handshaking mit vollständigen Verriegelung können Einrichtungen beliebige Arbeitsgeschwindigkeiten haben weil:
Die sendende Einrichtung legt daten auf den Bus, und legt das Strobesignal an, dass solange aktiv gehalten wird bis das Quittungssignal der empfangenden Einrichtung die Abschaltung des Strobesignals bewirkt hat. Erst wenn Strobe und Quittungssignal auf 0 sind kann die nächste Übertragung stattfinden.
und dann die abb 1.37 (ohne das 1. 2. 3. 4.)
ich hätte jetzt folgendes angegeben:
Mit dem Handshaking mit vollständigen Verriegelung können Einrichtungen beliebige Arbeitsgeschwindigkeiten haben weil:
Die sendende Einrichtung legt daten auf den Bus, und legt das Strobesignal an, dass solange aktiv gehalten wird bis das Quittungssignal der empfangenden Einrichtung die Abschaltung des Strobesignals bewirkt hat. Erst wenn Strobe und Quittungssignal auf 0 sind kann die nächste Übertragung stattfinden.
und dann die abb 1.37 (ohne das 1. 2. 3. 4.)
10
Lehrbrief 11 / Re: LB 11 Frage 2,3 und 9
« am: Januar 03, 2008, 15:02:06 »
Das hat mir alles viel geholfen allerdings bin ich immer noch nicht ganz schlau geworden
tAA wird also nur dann fällig wenn ich von Schreiben auf Lesen umstelle ? und damit natürlich auch die Summierung von den 2,5ns bei häufigem Wechsel der Zugriffe?
tAA wird also nur dann fällig wenn ich von Schreiben auf Lesen umstelle ? und damit natürlich auch die Summierung von den 2,5ns bei häufigem Wechsel der Zugriffe?
11
Lehrbrief 11 / Re: LB 11, Frage 8
« am: Januar 03, 2008, 14:24:36 »
ich will ja nicht das BfSidI in frage stellen (oder doch 
) aber ist das jetzt das letzte wort? ich könnte mir schon vorstellen dort ein prog abzulagern und es abzufragen. Sprich über ein programm auf der platte das abläuft das programm im CMOS ram abfragen und ablaufen lassen,
diese CMOS Geschichte kommt mir nämlich sooooo bekannt vor als hätte der Prof das schon mal erwähnt in einem früheren LB vor LB 7 oder so...
) aber ist das jetzt das letzte wort? ich könnte mir schon vorstellen dort ein prog abzulagern und es abzufragen. Sprich über ein programm auf der platte das abläuft das programm im CMOS ram abfragen und ablaufen lassen,diese CMOS Geschichte kommt mir nämlich sooooo bekannt vor als hätte der Prof das schon mal erwähnt in einem früheren LB vor LB 7 oder so...
12
Lehrbrief 11 / Re: LB 11 ha 1
« am: Dezember 19, 2007, 20:17:57 »
ich glaube nicht ganz, schau dir mal in LB 11 die seite 12 an "Adreßsignale"
13
Lehrbrief 10 / Re: LB 10 2.1 Aufgabe 7,9-b,10,11,12
« am: Dezember 16, 2007, 09:12:45 »
zitat flamingo:
11. Es kommt nur ein Impuls heraus wenn c und d beide Aktiv sind und wenn a und b beide Aktiv sind.
ist das denn richtig?
das schaltelement mit den eingängen a und b ist doch ein exclusives or oder? da geht also nur eine 1 raus wenn a ODER b 1 sind sonst nicht. das heisst a c d oder b c d müssen zur gleichen zeit active sein sonst gilt x = 0
??
11. Es kommt nur ein Impuls heraus wenn c und d beide Aktiv sind und wenn a und b beide Aktiv sind.
ist das denn richtig?
das schaltelement mit den eingängen a und b ist doch ein exclusives or oder? da geht also nur eine 1 raus wenn a ODER b 1 sind sonst nicht. das heisst a c d oder b c d müssen zur gleichen zeit active sein sonst gilt x = 0
??
14
Lehrbrief 10 / Re: Frage 3 - Ausgabe 2.1
« am: Dezember 15, 2007, 17:45:48 »
heisst die englische bezeichnung PECL ausgeschrieben positive Emitting Coupled logic?
15
Lehrbrief 10 / Re: LB10 Nr.10
« am: August 21, 2007, 13:41:44 »
schade das in den höheren lehrbriefen nicht mehr so viel geschrieben wird wies aussieht... ich versuch mal mein glück 
für die späteren Leser bitte um korrektur falls das humbug ist :
XOR lässt nur ein signal durch (1) wenn die beiden eingangssignale unterschiedlich sind sprich 0 - 1 oder 1-0 wenn es 0-0 sowie 1-1 ist liegt kein ausgang an (0)
Andere hilfe im deutschen würde man sagen, du bekommst entweder Schokolade ODER einen Loli nicht beides
für die späteren Leser bitte um korrektur falls das humbug ist :XOR lässt nur ein signal durch (1) wenn die beiden eingangssignale unterschiedlich sind sprich 0 - 1 oder 1-0 wenn es 0-0 sowie 1-1 ist liegt kein ausgang an (0)
Andere hilfe im deutschen würde man sagen, du bekommst entweder Schokolade ODER einen Loli nicht beides
16
Lehrbrief 1 / Re: Bin Neu hier und habe da eine frage!
« am: August 20, 2007, 11:58:49 »
das ist nicht der lehrgang das du die neuesten systeme kennenlernst sondern die grundlagen auf denen das ganze beruht. das macht das ganze zeitlos. Aber genau dies führt eben oft auch dazu das man denkt :hrmm was soll ich mit dem ganzen alten kram :kratz naja da aber die neuen systeme auf dem gleichen aufbauen passt das schon und du bist mit dem lehrgang fein raus 
mit dem forum hier kommst du gut durch.
mit dem forum hier kommst du gut durch.
17
PC-Techniker Forum - Hinweise zur Verwendung FAQs und News / Re: Neues Forum bei Weber
« am: August 07, 2007, 10:57:15 »Zitat
habanero:
Dabei haben wir die Möglichkeiten rasch und kompetent zu helfen.
immer wenn ich weber eine mail gesendet habe, und es nicht um zahlungsangelegenheiten ging sondern darum das fehler im script sind oder irgendwas anderes was mit dem lehrgang zu tun hat
habe ich NIE eine :gmpf Antwort zurück erhalten
und ich bin nicht erst seit gestern dabei....
also lass dass lieber habanero :hrmm . Weber hat es voll vergeigt und sollte sich massiv anstrengen eine höhere qualität in der Studienbetreuung hinzubekommen...
18
Lehrbrief 9 / Re: Zusataufgabe 7 Ausgabe2.1
« am: Mai 01, 2007, 10:52:39 »
Nur noch mal auf das Bild zu kommen da ich selber auch Probleme hatte das Bild zu finden das A bei A3.16 steht für (im) Anhang
19
Lehrbrief 8 / Re: LB 8 Frage 4 Ausgabestand 2.1
« am: März 06, 2007, 21:24:03 »
ja ich finde das ja auch seltsam das hatte ich bisher so nicht...
ich muss das nochmal irgendwie zusammenfassen
ich muss das nochmal irgendwie zusammenfassen
20
Lehrbrief 8 / LB 8 Frage 4 Ausgabestand 2.1
« am: März 06, 2007, 20:38:24 »
Hi
Ich bin leicht verwirrt ist bei euch die antwort auf diese frage auch sooooooellen lang?
ich hab fast ne komplette din a4 seite mit idealen speicher und wie man näherungsweise dem entsprochen werden kann.
[die frage : Nennen sie die 3 wichtigsten Forderungen an einen idealen Speicher. womit kann diesem forderungen näherungsweise entsprochen werden?]
Ich bin leicht verwirrt ist bei euch die antwort auf diese frage auch sooooooellen lang?
ich hab fast ne komplette din a4 seite mit idealen speicher und wie man näherungsweise dem entsprochen werden kann.
[die frage : Nennen sie die 3 wichtigsten Forderungen an einen idealen Speicher. womit kann diesem forderungen näherungsweise entsprochen werden?]
21
Lehrbrief 7 / Re: Hilfe!!!!Lehrbrief 7 Aufgabenstand 2.1 Frage 3 und 6
« am: Februar 07, 2007, 20:23:56 »
zu 3 hab ich erst mal ne frage
der vorteil der harvard ist ja gleichzeitiger zugriff auf daten und befehle und der von neumann der lineare speicheradressraum,
ist es dann nicht möglich über 2 zugriffswege auf EINEN speicher zuzugreifen? (weil auf die caches wäre ich jetzt nicht gekommen auch als ich zum 3. mal das ganze gelesen hab...
der vorteil der harvard ist ja gleichzeitiger zugriff auf daten und befehle und der von neumann der lineare speicheradressraum,
ist es dann nicht möglich über 2 zugriffswege auf EINEN speicher zuzugreifen? (weil auf die caches wäre ich jetzt nicht gekommen auch als ich zum 3. mal das ganze gelesen hab...
22
Lehrbrief 6 / Re: Lehrbrief 6 Hausaufgabe Nr. 7
« am: November 21, 2006, 20:34:44 »
ya ganz genau so sah der ja dann auch aus
31
________________________ _____4_____0
________________________ _____ 00000|
aber die ganzen texte haben mich so verwirrt das ich nicht mehr wusste ob es nun stimmt oder nicht...
31
________________________ _____4_____0
________________________ _____ 00000|
aber die ganzen texte haben mich so verwirrt
das ich nicht mehr wusste ob es nun stimmt oder nicht...
23
Lehrbrief 6 / Re: Lehrbrief 6 Hausaufgabe Nr. 7
« am: November 21, 2006, 19:21:34 »
bedeutet das alles nun zusammen genommen das sie so aussieht ?
sie ist durch 32 teilbar und ld(32)-1 niedrigstwertige Bits sind = Null und das wars dann?
ich hatte ursprünglich einen block gezeichnet mit 32 bits und die nullen reingemalt :rofl
sie ist durch 32 teilbar und ld(32)-1 niedrigstwertige Bits sind = Null und das wars dann?
ich hatte ursprünglich einen block gezeichnet mit 32 bits und die nullen reingemalt :rofl
24
Hardware / Re: CPU pins verbogen
« am: November 14, 2006, 17:52:46 »
mach es mit viel zeit denn unter hektik geht schnell was kaputt, also langsam und vorsichtig
ich hoffe du hast da nicht zuviele pins die du richten musst...
ich hoffe du hast da nicht zuviele pins die du richten musst...