Die Community PC-Techniker Portal IoT

Lehrbriefe für den Fernlehrgang PC-Techniker der Fernschule Weber => Lehrbrief 6 => Thema gestartet von: Espresso am Februar 02, 2008, 12:57:32

Titel: Lehrbrief 6 Ausgabe 2.1 Frage 7
Beitrag von: Espresso am Februar 02, 2008, 12:57:32

hallo, die Frage lautet -
Ein Prozessor hat einen internen Cache mit Einträgen ( Cache Lines) von 32 Bytes. Wie sieht die integrale Adresse eines solchen Eintrages aus?

So und jetzt auf Hochdeutsch bitte. Keine Ahnung.
Kann mir jemand sagen wo ich das nochmal lesen kann bzw. welche Seite. Um einen kleinen Hinweis bin ich auch dankbar.

Grüße
Espresso

Titel: Re: Lehrbrief 6 Ausgabe 2.1 Frage 7
Beitrag von: Nagel79 am Februar 02, 2008, 14:10:18

Die Adresse muss durch 32 Teilbar sein, d.h. die niedrigsten Adressbits sind 0

Gruß
Jens

Titel: Re: Lehrbrief 6 Ausgabe 2.1 Frage 7
Beitrag von: Susanne am Februar 03, 2008, 14:09:23

Hi Espresso,

die integrale Adresse wird im BH ab S.95 erklärt.
Seite 96 oben ist eine Tabelle.....
Seite 95 Mitte Wir merken uns.....2 hoch n Bytes....durch 2 hoch n teilbar....n niedrigstwertige Adreßbits.....
Beispiel: 8 Bytes: ld 8 = 3 (2x2x2=8, also die 2 wurde dreimal malgenommen, damit 8 rauskommt) -> drei niedrigsten Adreßbits (0,1,2) sind mit Nullen belegt.
Diese Aufgabe: 32 Bytes: wie oft muß man die 2 malnehmen, damit 32 rauskommt. Das ist dann n = Anzahl der niedrigsten Adreßbits (0 bis (n-1)). Bei Jens Antwort fehlt genau diese Zahl.

Gruß Susanne