Die Community PC-Techniker Portal IoT

Lehrbriefe für den Fernlehrgang PC-Techniker der Fernschule Weber => Lehrbrief 8 => Thema gestartet von: karl am März 15, 2007, 00:15:15

Titel: LB8, Ausgabestand 2.1, Frage 5
Beitrag von: karl am März 15, 2007, 00:15:15

Hallo zusammen,

bei Frage 5 ist mir nicht so ganz klar, wie ich die Antwort ausformulieren kann.

Habe geschrieben:
Begriff: Abbildungsvermögen.
Wichtiger Zusammenhang: Das Abbildungsvermögen hängt von der Länge des Cache-Eintrags (Cache-Line); der Speicherkapazität des Cache (Cache Size); und der Adressbreite im TAG-RAM ab.
Dies besagt, wie groß der Ausschnitt aus dem Speicheradressraum ist, den der Cache abbilden kann.

dies müsste doch eigentlich genügen ? ? ?

Was meint der Professor, wenn er "Lehrbeispiel 2" schreibt, kann im LB nichts davon finden.

Danke im Voraus für Eure Hilfe

Karl

Titel: Re: LB8, Ausgabestand 2.1, Frage 5
Beitrag von: chevalier am März 15, 2007, 00:22:36

hi try Cacheable Memery Size oder Cacheable limit!

Titel: Re: LB8, Ausgabestand 2.1, Frage 5
Beitrag von: karl am März 15, 2007, 00:45:25

Danke chevalier für die superschnelle Antwort

karl