Die Community PC-Techniker Portal IoT

Lehrbriefe für den Fernlehrgang PC-Techniker der Fernschule Weber => Lehrbrief 10 => Thema gestartet von: dia5 am Februar 19, 2005, 08:35:16

Titel: Lb10 Fragen 5,8 und 12
Beitrag von: dia5 am Februar 19, 2005, 08:35:16

Erst mal Hallo,Leute habe da einige Probleme mit ein paar Fragen.
5.Erläutern Sie kurz den wesentlichen Unterschied zwischen CPLD und FPGA.

8.An Schaltkreisen,die Register enthalten,messen Sie die in Abbildung HA.1 gezeigten Signalfolgen.Welcher der Schaltkreise (a oder b) enthält ein D-Flipflop-Register,welcher ein Latch-Register? (Kurze Begründung.)

12.Am Eingang einer Schaltung (Abbildung HA.4) liegt eine Impulsfolge in Rz-Darstellung an.Die Schaltung wandelt die Impulse in NRZ-Darstellung (Umschaltung jeweils mit der Taktvorderflanke). Welche Ausgangs-Impulsfolge erwarten Sie? (Darstellung in idealisierter Form auf der vorgezeichneten dünnen Linie.)
Hat hier jemand vileicht eine Skizze,weil ich nicht genau weiß wie ich es einzeichnen muss.

Ich Danke euch im vorraus.

Falls ihr mir eine mail schickt hier meine mail adresse hbrinck@aol.com

Titel: Re: Lb10 Fragen 5,8 und 12
Beitrag von: wolli am Februar 19, 2005, 15:08:54

CPLD:vergleichsweise wenige große Zellen.UND ODER Strukturen mit nachgeschalteten Flip Flops.Schaltzeiten sind gut vorhersagbar.
FPGA:kleine Zellen in einer matrixförmigen Verbindungsstruktur angeordnet.Eine einzelne Zelle kann zum Bsp.als Gatter,FlipFlop,oder einfache kombinatorische Schaltung kofiguriert werden.Vorhersage der Schaltzeiten sehr schwierig.

8: a) Flip Flop

     b) Latch


12:Beim 1. Takt geht das Signal mit hoch, beim 2. wieder runter,
beim 3. wieder hoch und bleibt oben und geht erst
am 6. Takt wieder runter und bleibt unten

hilft das schon mal ?


Gruß

Wolli

Titel: Re: Lb10 Fragen 5,8 und 12
Beitrag von: dia5 am Februar 21, 2005, 19:15:20

Ja danke das hilft schon mal viel weiter aber ich weiß nicht wie ich das bei Frage 12 einzeichnen soll.

Titel: Re: Lb10 Fragen 5,8 und 12
Beitrag von: Rosa am Juli 16, 2007, 17:35:40

CPLD:
- Weinge Logikbloke mit großer Anzahl an Makrozellen
- Kurze Wege
- Platzirung und routing fest vorgegeben
- Schaltzeizen einfachvorhersagbar
- Hohe Taktfrequenzen unabhangig von der konkreten Schaltung
- Kleine und mittelgroße Schaltungen

Titel: Re: Lb10 Fragen 5,8 und 12
Beitrag von: Rosa am Juli 16, 2007, 17:39:43

FPGA:
- Viele logikblocke mit kombinatorischer Logik
- Lange Wege
- Platzirung und Routing variabel
- Schaltzeiten sind von der Große des Desings sowie Platzirung und Routing abhangig
- Taktfequenz ist von der Große der Schaltung abhengig
- Für sehr komplexe Schaltungen geeignet

Titel: Re: Lb10 Fragen 5,8 und 12
Beitrag von: pepe02 am Juli 16, 2007, 19:46:50

Hallo ROSA,

die Beiträge sind über 2 Jahre alt. :-o

Ich denke das dia5 die Aufgaben gelöst hat, es kann sogar sein das er die Prüfung schon gemacht hat.

 :wink:

Titel: Re: Lb10 Fragen 5,8 und 12
Beitrag von: Rosa am Juli 17, 2007, 09:08:15

 :-D Hast Du recht,aber für "neue" wird das eine große hilfe.  :-D