Autor Thema: Abschlußprüfung 2.1 fr. 4.6(ab).15.17.18.19.20(bc)  (Gelesen 1005 mal)

0 Mitglieder und 1 Gast betrachten dieses Thema.

Offline Eugen

  • Jr. Member
  • *
  • Beiträge: 72
  • Bewertung der Beiträge: 0
  • Geschlecht: Männlich
    • Profil anzeigen
Abschlußprüfung 2.1 fr. 4.6(ab).15.17.18.19.20(bc)
« am: Juli 15, 2007, 15:33:01 »
Hallo zusammen.

Nach sehr lange Pause von LB,habe jetzt überhaub keine lust die LB., noch mal durch lessen, und dazu noch keine Zeit dafür.
Da durch bin ich so zusagen auf Eure hilfe angewiesen.
Kann mir jemand einTip oder seiten Angaben für LB. auf die folgenden fragen: 4-6(a,b)-15-17-18-19-20(b,c) behilflich sein. :hail :hail :hail
Für die fr.20(a) bin nicht ganz sicher ob meine antwort reicht dafür:

Antwort: um Größere Speicherkapazität an langsamen Schnittstellen bereitzustellen,sind synchrone DRAM weniger geeingnet.Das betrifft eine vielzahl vom Mikrocontroller-Anwendungen.Deshalb werden nach wie vor EDO-DRAM in großen stückzahlen gefertigt.

Ich weiss nicht ob meiner Text korrekt ausgedrückt ist, hofe das Sie es richtig versteht.

In voraus bedanke ich mich für Ihre hilfe.

Eugen.